Vanderlei Bonato.

O objetivo desta proposta é apresentar a estratégia para a criação do Centro de Excelência em Pesquisa Aplicada em Inteligência Artificial (IA) para a Indústria (CPA-IA), reconhecido a nível nacional e internacional por meio da pesquisa, desenvolvimento e implementação de uma plataforma digital aberta multiusuário de ciência de dados e IA para a Indústria 4.0, a fim de alavancar a modernização, a competitividade, e o desenvolvimento científico e tecnológico da indústria nacional por meio da aceleração e popularização da aplicação da IA para os diversos setores da indústria, para micro, pequenas, médias e grandes indústrias. Isto permitirá, enquanto ferramenta, que o Governo Brasileiro disponibilize um ambiente digital de Inteligência Artificial Industrial (I-AI), dando base à modernização dos processos produtivos e à geração de novos negócios intensivos em conhecimento. O desenvolvimento desta plataforma se dará por uma rede de pesquisadores que compartilhará seu conhecimento em projetos de pesquisa integrados e interdisciplinares. A integração de competências e experiências em IA da rede habilitará um plano nacional de educação e difusão do conhecimento, com a formação de recursos humanos qualificados. Todas estas atividades levarão à geração de produtos inovadores e de propriedade intelectual, gerando patentes e registros de software, fomentando a transferência das tecnologias criadas para os setores: público e privado, ao mesmo tempo em que busca a criação de oportunidades inovadoras para o desenvolvimento sustentável e ético da indústria. (AU).

Explorar as condições que habilitam a construção de redes neurais de ultra baixa latência de modelos de redes do tipo CNN e LSTM em FPGAs.

Hardware Accelerator Research Program - HARP-v2 from Intel Corporation

Este projeto visa mitigar o risco de migração de códigos da arquitetura tradicional para sistemas heterogêneos, através de interfaces de alto nível para desenvolvimento de código, sem comprometer a aplicação, aproveitando ferramentas já existentes no 'back-end' da geração de código e ferramentas de exploração de projeto para a síntese de hardware e compilação, minimizando a dependência de risco e de tecnologia. A abordagem baseada em camadas de software proteje o investimento em duas direções: do desenvolvimento da aplicação (portabilidade da aplicação) e dos programadores (portabilidade de programador). Será demonstrado o uso e benefício de uma DSL (Domain-Specific Language) - a linguagem LARA - e sistemas de geração de código correspondente, usando aplicações de missões críticas das instituições participantes
(previsão de tempo, sistemas de navegação autônoma e mecânica de fluído computacional).

High-Performance Computing (HPC) is at the core of many scientific and engineering challenges and is making a tremendous impact on modern-day life. Technological improvements and increased clock rates have meant that today?s modern computers have impressive sustained concurrent computations with aggregate Peta-flop calculations rates. Despite this, the rate of improvement has reached a plateau due to energy and resilience issues. The base cores of these machines exhibit fairly low computational efficiencies and further performance and energy gains are slim at best. The move to highly concurrent machines increases not only the energy requirements for these large-scale machines but also exacerbate the difficulty in effectively programing them. As a result both performance and programs are highly non-portable.

An architectural approach that addresses these concerns of power efficiency and high-performance capabilities relies on the use of Field-Programmable Gate-Arrays (FPGAs) as hardware accelerator units. In this architectural organization the FPGAs act as co-processors or as traditional processor units and carry out specific computations for which they can be custom-programmed to be extremely powerful and computing efficient. In terms of the overall system-level programming this ?master-slave? model is very intuitive to grasp and can be easily implemented as part of the back-end of a traditional compiler. The compiler simply generates code that copies data (using the appropriate communication library) to the FPGA co-processor sub- system (or hardware board via a PCI Express interface as it is common in today?s FPGA-based hardware accelerator devices) and awaits the completion of the task(s) on the remote FPGA device. While the computation proceeds on the FPGA, the host processor is free to pursue its own computing goals by delaying until as late as possible the synchronization with the FPGA slave co-processor [Din05, So02, Nob10].

The proposed project aims at developing, implementing and evaluating a novel compilation and synthesis system approach for FPGA-based platforms geared towards the exploration of the vast design spaces that are derived from the use of a wide range of high-level code and mapping transformations. The approach uses genetic algorithm techniques and user-defined performance metrics (in the form of aspects) to indicate, for selected section of an application, what are the relevant optimization criteria [Gol89]. As the mapping of an individual hardware design can take hours to complete, due to the lengthy Place-and-Routing phases of logical and physical synthesis, we rely on fast hardware resources and performance estimation techniques [Kul02]. The compilation and synthesis flow uses the ?real? data derived for a sample set of hardware designs (after the lengthy mapping steps) to calibrate the estimation engines and the genetic algorithms in an ?off-line? training phase. Then on an ?on-line? phase it uses these estimates and transformations models to quickly derive high- quality hardware designs for computations with characteristics that are similar to those of the designs used to calibrate the internal models.

This proposal focuses on promoting the use of mathematical sciences and in particular applied mathematics, statistics and computer science as an industrial resource. We plan to do this within an interdisciplinary setting, emphasizing technology transfer and education and knowledge dissemination for industry and government applications, organized by an especially tailored structured research Center: the Center for Mathematical Sciences Applied to Industry CEPID-CeMEAI, whose nucleus already exists at USP. The Center?s main strategy is to build a strong infrastructure with regard to human resources, advanced computational equipment, collaboration opportunities and other facilities in order to promote interdisciplinary cooperation with industry and, more specifically, with the manufacturing, government and service sectors. The Center will encourage academic research groups to collaborate on effective applications and produce new scientific knowledge. The core groups in the Center have demonstrated experience in producing academic work of high quality in their areas of activity and, in many cases, also in relevant applications, evidence of which will be provided in the Technology Transfer section of this project. The core groups and their collaborators will continue with their usual scientific activities, enhanced by the interaction opportunities created by the Center, and at the same time, develop an underpinning role that mathematics plays across with all industries.

O consumo de energia é uma das questões mais importantes em sistemas embarcados. Estudos demonstram que neste tipo de sistema a cache é responsável por consumir a maior parte da energia fornecida ao processador. Na maioria dos processadores embarcados, os parâmetros de configuração da cache são fixos e não permitem mudanças após sua fabricação/síntese. Entretanto, este não é o cenário ideal, pois a configuração da cache pode não ser adequada para uma determinada aplicação, tendo como consequência menor desempenho na execução e consumo excessivo de energia. Neste contexto, o projeto propõe uma implementação em hardware, utilizando
computação reconfigurável, capaz de reconfigurar de modo automático, dinâmico e transparente os parâmetros de configuração da cache, de forma que a cache se adeque à aplicação em execução. Com esta técnica, espera-se melhorar o desempenho das aplicações e reduzir significativamente o consumo de energia do sistema.

Este projeto de pesquisa propõe o desenvolvimento de um framework para a modelagem, simulação e síntese de sistemas embarcados para a robótica móvel. O framework permitirá que sistemas compostos por blocos de hardware e software sejam modelados num ambiente de programação visual/gráfico utilizando-se a linguagem de meta-modelagem MARTE. A partir desse modelo, o usuário poderá gerar componentes de hardware em Bluespec e ainda realizar a simulação do modelo de modo integrado com um ambiente de robôs móveis, podendo o robô ser real ou simulado. O framework também permitirá a realização de profiling do software e a geração de hardware para a síntese em circuitos integrados do tipo FPGA (Field-Programmable Gate array). Assim, este trabalho tem como propósito acelerar o processo de construção e validação de arquiteturas de hardware e software e incentivar o ensino e a pesquisa nas áreas de sistemas embarcados e robótica móvel, estando tudo isso apoiado em metodologias recentes de meta-modelagem e de desenvolvimento em ESL (Electronic System Level).

Este projeto de pesquisa, o qual está enquadrado dentro do Instituto Nacional de Ciência e Tecnologia do CNPQ, visa o desenvolvimento de sistemas embarcados críticos para o controle de veículos autônomos móveis terrestres e aéreos.

Este projeto de pesquisa propõe o desenvolvimento de uma ferramenta de programação visual voltada à construção, simulação e síntese de sistemas embarcados em FPGA (Field-Programmable Gate Array) para a robótica móvel. A ferramenta possibilitará o co-projeto de arquiteturas de hardware/software a partir da conexão e parametrização de componentes previamente desenvolvidos, verificados e armazenados em bibliotecas, sendo a implementação desses componentes realizada com linguagem a nível de sistema e a comunicação entre eles baseada no TLM (Transaction-Level Modeling). As bibliotecas serão compostas por quatro conjuntos de componentes: Aplicação, Suporte, Interface e MProcessador. O primeiro conjunto conterá algoritmos robóticos, o segundo funcionalidades específicas para auxiliar a implementação de sistemas embarcados, o terceiro canais de comunicação com ambientes externos e por fim, o último, microprocessadores softcores. Os sistemas criados no ambiente de programação visual poderão ser simulados diretamente no nível de abstração ESL (Electronic System-Level) por meio da integração com ambientes externos para a geração de estímulos e o monitoramento de resultados. Além disso, os sistemas também poderão ser sintetizados para uma representação de descrição de hardware no nível RTL (Register Transfer Language), o que possibilitará a sua implementação em circuitos integrados do tipo FPGA. A ferramenta, cuja a primeira versão de bibliotecas será voltada à navegação autônoma de robôs móveis estendida da tese de doutorado do candidato, tem como propósito incentivar o reuso por meio da padronização de componentes, acelerar o processo de modelagem e construção de sistemas embarcados por meio do desenvolvimento a nível de sistema, e por fim, facilitar a integração das áreas de sistemas embarcados e robótica móvel.

Este projeto propõe o desenvolvimento de um sistema de mapeamento e localização simultâneos (SLAM) usando multi-câmeras como estratégia. Esse sistema é voltado para robôs móveis e aplicado no mapeamento de ambientes internos. O SLAM será baseado em algoritmos probabilísticos e de visão computacional. Os dados usados no mapeamento serão obtidos por meio de quatro câmeras digitais independentes conectadas a um \emph{chip} do tipo FPGA (Field-Programmable Gate Array). Inicialmente, esses dados serão enviados a um Desktop para o teste e a validação de algoritmos com a ferramenta Matlab. Em seguida, esses algoritmos serão migrados para o hardware do FPGA, resultando num SoPC (System-on-a-Programmable-Chip). Em hardware, este sistema será dividido em dois componentes: Câmera Inteligente e Núcleo SLAM Multi-Câmera. O primeiro fornecerá um conjunto de \emph{landmarks} com suas respectivas localizações no espaço e além disso, servirá de \emph{encoder} visual. Já o segundo, comportará basicamente o processamento de um Filtro de Kalman Estendido (EKF) com seus modelos de predição e de leitura adaptados para este problema. Como resultado, este filtro gerará um mapa estocástico contendo as coordenadas cartesianas dos \emph{landmarks} e das câmeras (robô). Além dos detalhes de implementação, neste projeto são apresentados conceitos básicos de mapeamento, o estado da arte dos algoritmos SLAM com visão mono e estéreo, as plataformas de \emph{hardware} e \emph{software} a serem utilizadas e finalmente, as justificativas e os objetivos deste trabalho.