Plataforma de dados abertos da Universidade de São Paulo
USP Aberta — página inicial
Perfil do docente · EESC

Vanessa Cristina Pereira da Silva Venuto.

Livre · Departamento de Engenharia Elétrica e de Computação

Currículo atualizado em 10/11/2025

Microeletrônica

Cita-se como: SILVA, V. C. P.;SILVA, VANESSA CRISTINA PEREIRA;SILVA, VANESSA;SILVA, VANESSA C. P.;SILVA, VANESSA CRISTINA PEREIRA DA;SILVA, V.C.P.;SILVA, VANESSA C.P.;SILVA, VANESSA C.P. DA

14 seções

Resumo biográfico

Possui graduação em Materiais Processos e Componentes Eletrônicos pelo Centro Estadual de Educação Tecnológica Paula Souza (2015), mestrado em Engenharia Elétrica pela Escola Politécnica da Universidade de São Paulo (2018), doutorado em Engenharia Elétrica pela Escola Politécnica da Universidade de São Paulo (2022) e pós-doutorado pela Universidade Estadual Paulista Júlio de Mesquita Filho (2024).Atuou como professora colaboradora da Universidade Estadual Paulista Júlio de Mesquita Filho, de fevereiro de 2024 a fevereiro de 2025 no Departamento de Engenharia Eletrônica e de Telecomunicações. Desde fevereiro de 2025, atua como Professor Doutor (RDIDP nível MS-3.1) na área de Instrumentação e Microssistemas Eletrônicos no Departamento de Engenharia Elétrica e de Computação (SEL) da Escola de Engenharia de São Carlos (EESC) na Universidade de São Paulo (USP).Desenvolve pesquisa na área de microeletrônica, principalmente nos seguintes temas: caracterização elétrica de transistores avançados (SOI, UTBB, FinFET, nanowire (lateral e vertical), nanosheet); análise da influência de temperatura, simulação numérica de dispositivos semicondutores, entre outros.

Indicadores

Áreas de atuação

01 registro
  • Outros
    Microeletrônica

Formação acadêmica

05 registros
  1. 2023 – 2024Pós-DoutoradoConcluído
    Pós-Doutorado · Universidade Estadual Paulista Júlio de Mesquita Filho
    Bolsa Conselho Nacional de Desenvolvimento Científico e Tecnológico
  2. 2018 – 2022DoutoradoConcluído
    Engenharia Elétrica · Universidade de São Paulo
    “ESTUDO DE TRANSISTORES FABRICADOS EM ESTRUTURAS DE NANOFIO E NANOFOLHA DE SILÍCIO”
    Orientação: Paula Ghedini Der AgopianBolsa Conselho Nacional de Desenvolvimento Científico e Tecnológico
  3. 2016 – 2018MestradoConcluído
    Engenharia Elétrica · Universidade de São Paulo
    “Estudo da região de sublimiar de transistores SOI avançados”
    Orientação: Paula Ghedini Der AgopianBolsa Conselho Nacional de Desenvolvimento Científico e Tecnológico
  4. 2012 – 2015GraduaçãoConcluído
    Materiais Processos e Componentes Eletrônicos · Centro Estadual de Educação Tecnológica Paula Souza
    Orientação: Victor Sonnenberg
  5. 2009 – 2011Ensino-medio-segundo-grauConcluído
    Ensino-medio-segundo-grau · E.E. PROFESSOR FREDERICO DE BARROS BROTERO

Idiomas

02 registros
IdiomaLeituraFalaEscritaCompreensão
InglêsBemBemBemBem
EspanholRazoávelPoucoPoucoRazoável

Atuação profissional

04 registros
  1. 2025 – presenteVínculo atualDedicação exclusiva
    Universidade de São Paulo
    Professora DoutoraServidor Publico
  2. 2024 – 2025Dedicação exclusiva
    Universidade Estadual Paulista Júlio de Mesquita Filho
    Professora ColaboradoraCeletista40h/sem
  3. 2022 – 2022
    Universidade Estadual Paulista Júlio de Mesquita Filho
    Professora SubstitutaCeletista12h/sem
  4. 2019 – 2021
    Universidade de São Paulo
    EstagiáriaBolsista6h/sem

Produção bibliográfica

27 registros
13 de 13 itens
Por página
  • 2025
    Performance Comparison of an OTA Using Vertical Nanowire FET in Forward and Reverse Modes
    RIBEIRO, ARLLEN D. R.; Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO A.; AGOPIAN, PAULA G. D. · 2025 39th Symposium on Microelectronics Technology and Devices (SBMicro) · IEEE · ISBN 9798331599638 · Manaus
  • 2024
    Two-Stage Transconductance Operational Amplifier designed with VFET experimental data
    RIBEIRO, ARLLEN D. R.; Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO A.; VELOSO, ANABELA; HORIGUCHI, NAOTO; AGOPIAN, PAULA G. D. · 2024 38th Symposium on Microelectronics Technology and Devices (SBMicro) · ISBN 9798331540630 · Joao Pessoa
  • 2021
    Experimental Analysis of Trade-Off Between Transistor Efficiency and Unit Gain Frequency of Nanosheet NMOS Transistors
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO A.; Eddy Simoen; VELOSO, A.; AGOPIAN, PAULA G. D. · 2021 35th Symposium on Microelectronics Technology and Devices (SBMicro) · ISBN 9781665419826 · Campinas
  • 2021
    High Temperature Influence on the Trade-off between gm/I <sub>D</sub> and f <sub>T</sub> of nanosheet NMOS Transistors with Different Metal Gate Stack
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO A.; SIMOEN, EDDY; VELOSO, ANABELA; AGOPIAN, PAULA G. D. · 2021 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EuroSOIULIS) · ISBN 9781665437455 · Caen
  • 2020
    Temperature influence on analog figures-of-merit of nanosheet nMOSFET devices for sub-7nm technology node
    Vanessa Cristina Pereira da Silva Venuto; PERINA, W.F.; Joao Antonio Martino; Eddy Simoen; VELOSO, A.; Paula Ghedini Der Agopian · 2020 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOIULIS) · IEEE · ISBN 9781728187655 · Caen
  • 2019
    A Negative-Bias-Temperature-Instability Study on Omega-Gate Silicon Nanowire SOI pMOSFETs
    Vanessa Cristina Pereira da Silva Venuto; WIRTH, GILSON I.; MARTINO, JOAO A.; AGOPIAN, PAULA G. D. · 2019 34th Symposium on Microelectronics Technology and Devices (SBMicro) · ISBN 9781728119090 · Sao Paulo
  • 2018
    Interface Charges Influence on the Subthreshold Region from Triple Gate SOI FinFET to ¿ -Gate Nanowire Devices
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO; AGOPIAN, PAULA · 2018 33rd Symposium on Microelectronics Technology and Devices (SBMicro) · IEEE · ISBN 9781538683910 · Bento Gonçalves
  • 2018
    Design Thinking: Potencialidades para o Ensino de Engenharia
    David A. L. Vasquez; Barbara A. Souza; Vanessa Cristina Pereira da Silva Venuto; Luana L. Pecapedra; Osvaldo S. Nakao; José A. B. Grimoni · XLVI Congresso Brasileiro de Educação em Engenharia - Cobenge · Abenge · Salvador
  • 2017
    Subthreshold region analysis for UTBOX and UTBB SOI nMOSFETs with different channel lengths and silicon thickness
    Vanessa Cristina Pereira da Silva Venuto; Victor Sonnenberg; Joao Antonio Martino; Eddy Simoen; Cor Claeys; Paula Ghedini Der Agopian · 2017 32nd Symposium on Microelectronics Technology and Devices (SBMicro) · ISBN 9781538628775 · Fortaleza
  • 2016
    Experimental study of underlap UTBB SOI transistors down to 50 nm channel length
    Vanessa Cristina Pereira da Silva Venuto; Vitor Tatsuo Itocazu; Victor Sonnenberg; Joao Antonio Martino; Paula Ghedini Der Agopian · Chip on the mountain -SForum 2016 ? 16th Microelectronics Students Forum · Belo Horizonte, MG
  • 2015
    Estudo de transistores UTBB com diferentes comprimentos de canal
    Vanessa Cristina Pereira da Silva Venuto; Vitor Tatsuo Itocazu; Victor Sonnenberg · 17º Simpósio de Iniciação Científica e Tecnológica (SICT 2015) · São Paulo
  • 2015
    Determinação experimental da pressão atmosférica em função da altitude
    Nathália Araujo da Silva; Vanessa Cristina Pereira da Silva Venuto; Francisco Tadeu Degasperi · 17º Simpósio de Iniciação Científica e Tecnológica (SICT 2015) · São Paulo
  • 2014
    Metrologia para calibração de medidores de pré-vácuo
    Nathália Araujo da Silva; Vanessa Cristina Pereira da Silva Venuto; Lucas Rocha da Silva; Edelson da Silva Procopio Venuto; Francisco Tadeu Degasperi · 16º Simpósio de Iniciação Científica e Tecnológica (SICT-2014) · ISBN 1518-9082 · São Paulo

Produção técnica

08 registros
8 de 8 itens
Por página
  • 2023
    Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, J.A.; Eddy Simoen; VELOSO, A.; AGOPIAN, PAULA
    Congresso
  • 2021
    High Temperature Influence on the Trade-off between gm/I D</sub> and f T</sub> of nanosheet NMOS Transistors with Different Metal Gate Stack
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO; Eddy Simoen; VELOSO, ANABELA; AGOPIAN, PAULA
    Congresso
  • 2021
    Experimental Analysis of Trade-Off Between Transistor Efficiency and Unit Gain Frequency of Nanosheet NMOS Transistors
    Vanessa Cristina Pereira da Silva Venuto; MARTINO, JOAO; Eddy Simoen; VELOSO, ANABELA; AGOPIAN, PAULA
    Congresso
  • 2020
    Temperature influence on analog figures-of-merit of nanosheet nMOSFET devices for sub-7nm technology node
    Vanessa Cristina Pereira da Silva Venuto; PERINA, WELDER F.; MARTINO, JOAO; Eddy Simoen; VELOSO, ANABELA; AGOPIAN, PAULA
    Congresso
  • 2019
    A Negative-Bias-Temperature-Instability Study on Omega-Gate Silicon Nanowire SOI pMOSFETs
    Vanessa Cristina Pereira da Silva Venuto; WIRTH, GILSON; MARTINO, JOAO; AGOPIAN, PAULA
    Congresso
  • 2018
    Interface Charges Influence on the Subthreshold Region from Triple Gate SOI FinFET to &#937; -Gate Nanowire Devices
    Vanessa Cristina Pereira da Silva Venuto; Joao Antonio Martino; AGOPIAN, PAULA GHEDINI DER
    Congresso
  • 2017
    Subthreshold region analysis for UTBOX and UTBB SOI nMOSFETs with different channel lengths and silicon thickness
    Vanessa Cristina Pereira da Silva Venuto; Victor Sonnenberg; MARTINO, JOAO; Paula Ghedini Der Agopian
    Congresso
  • 2017
    Silicon Thickness and Ground Plane Influence on Threshold Voltage and Subthreshold Swing of UTBOX and UTBB SOI nMOSFETs.
    Vanessa Cristina Pereira da Silva Venuto; Victor Sonnenberg; MARTINO, J.A.; EDDY, SIMOEN; Cor Claeys; AGOPIAN, PAULA G. D.
    Seminario

Projetos

03 registros

Projetos de pesquisa e de desenvolvimento tecnológico registrados no Currículo Lattes.

3 de 3 projetos
Por página
  • 2025 – presentePesquisa

    ESTUDO SIMULADO DO FUNCIONAMENTO DE TRANSISTORES AVANÇADOS OPERANDO EM AMBIENTES HOSTIS

    Em andamento
    Financiadores
    • Fundação de Amparo à Pesquisa do Estado de São Paulo · AUXILIO_FINANCEIRO
    Equipe

    Vanessa Cristina Pereira da Silva Venuto (Responsável)

  • 2019 – 2023Pesquisa

    Projeto, fabricação e caracterização de transistores de efeito de campo funcionando como biossensor (Bio- FET)

    Concluído

    Este projeto de pesquisa (CNPq-Universal: 426072/2018-9) propõe a caracterização elétrica do BE SOI MOSFET funcionando como biossensor, assim como propõe a fabricação inédita de um novo dispositivo, que chamaremos de transistor de tunelamento induzido por efeito de campo (BE SOI Túnel-FET), tomando como base a estrutura do BE SOI MOSFET. A proposta é que ambos os dispositivos sejam utilizados como elemento biossensor (Bio-FET), na qual seu desempenho e princípios físicos serão avaliados a partir da observação das curvas características dos transistores fabricados (inseridos ou não em meios biológicos) e de simulações numéricas para estudo da sua física de funcionamento. Como elemento de teste será utilizado inicialmente a glicose, por ser já bem conhecida, para testar a sensibilidade deste dispositivo como biossensor que uma vez validado será também testado para outros elementos a serem selecionados durante pesquisa.

    Financiadores
    • Conselho Nacional de Desenvolvimento Científico e Tecnológico · AUXILIO_FINANCEIRO
    Equipe

    Vanessa Cristina Pereira da Silva Venuto, Joao Antonio Martino (Responsável), AGOPIAN, PAULA, Carlos Augusto Bergfeld Mori, Christian Nemeth Macambira, Katia Regina Akemi Sasaki, Ricardo Cardoso Rangel, Leonardo Yojo

  • 2016 – 2022Pesquisa

    Estudo Teórico e Experimental de Transistores de Tunelamento Induzido por Efeito de Campo (TFET) para Aplicações em Circuitos Analógicos e Biosensores

    Concluído

    Com a redução das dimensões dos transistores para escalas nanométricas, os problemas do efeito de canalcurto e da alta potência dissipada se tornaram críticos. Como alternativa, as indústrias têm substituído a tecnologia CMOS convencional pela tecnologia de silício sobre isolante (SOI). A evolução da tecnologia SOI resultou em transistores planares (UTBB ? Ultra-Thin Body and Buried Oxide) e de múltiplas portas, tais como porta dupla (FinFET), porta tripla (FinFET de porta tripla ou transistor 3D) e porta circundante (gate all around). Neste último caso o desempenho é significativamente melhor se o corpo do transistor tiver seção transversal circular e de pequeno diâmetro, também chamado de nanofio (nanowire). No entanto, para dimensões abaixo de 22nm, mesmo esta tecnologia tem chegado ao limite de seu escalamento. Dentre as alternativas que vem sendo estudadas pela comunidade científica para minimizar a potência dissipada surge o transistor de tunelamento induzido por efeito de campo (TFET - Tunneling Field Effect Transistor), que é um dispositivo compatível com a tecnologia MOS, porém com princípio de funcionamento diferente.Nestes dispositivos a corrente é constituída pelo tunelamento de portadores entre bandas, o que tornapossível uma redução significativa da corrente de desligamento (IOFF) e também uma inclinação desublimiar abaixo do limite teórico (60mV/dec à temperatura ambiente) normalmente encontrados nostransistores MOS, o que permite que o TFET se comporte como uma chave mais próxima da ideal, i.e., estenovo dispositivo apresenta um grande potencial para operar com maior de velocidade de chaveamento. Esse projeto visa estudar de forma inédita no Brasil o uso de um transistor TFET para aplicações em circuitosanalógicos (como por exemplo, espelhos de corrente e par diferencial) e biosensores. Este estudo será feitode forma teórica (simulação numérica) e experimental.

    Financiadores
    • Conselho Nacional de Desenvolvimento Científico e Tecnológico · AUXILIO_FINANCEIRO
    Equipe

    Vanessa Cristina Pereira da Silva Venuto, Victor Sonnenberg, AGOPIAN, PAULA (Responsável), MARTINO, J.A.

Orientações

1 de 1 orientação
Por página
  • Iniciação Científica
    desde 2025
    Lucas Sales Duarte · Orientação
    Desenvolvimento de Plataforma de Baixo Custo para Extração de Curvas de Transistores MOS Comercial Utilizando o PSoC 4 · Engenharia de Computação · Universidade de São Paulo · Bolsa Conselho Nacional de Desenvolvimento Científico e Tecnológico
    Em andamento

Bancas julgadoras

05 registros
5 de 5 bancas
Por página
  • 2025
    Rayana Carvalho de Barros Souto
    Projeto de regulador linear de baixa queda de tensão utilizando transistores fabricados em nanofolhas de silício · Engenharia Elétrica · Universidade de São PauloBanca: Paula Ghedini Der Agopian, Vanessa Cristina Pereira da Silva Venuto, Salvador Pinillos Gimenez
    Mestrado
  • 2025
    Pedro Henrique Penna da Silva
    Projeto de um bloco analógico básico utilizando transistores avançados · Engenharia Elétrica · Universidade Estadual Paulista Júlio de Mesquita FilhoBanca: Paula Ghedini Der Agopian, BRUNO CAVALCANTE DE SOUZA SANCHES, Vanessa Cristina Pereira da Silva Venuto
    Mestrado
  • 2025
    VICTOR MARCELO RIVERETE MONTEIRO PADIAL
    Teclado Touch Braille para auxílio na alfabetização e navegação digital de deficientes visuais sensíveis ao toque e/ou com limitações motoras · Engenharia Elétrica - Ênfase em Eletrônica · Universidade de São PauloBanca: Pedro de Oliveira Conceição Junior, Vanessa Cristina Pereira da Silva Venuto, José Marcos Alves
    Graduação
  • 2024
    Pedro Henrique Penna da Silva
    Projeto de um Regulador Linear de baixa queda de tensão utilizando dispositivos nanofios de porta ômega · Engenharia Elétrica · Universidade Estadual Paulista Júlio de Mesquita FilhoBanca: Paula Ghedini Der Agopian, Vanessa Cristina Pereira da Silva Venuto, Ricardo Cardoso Rangel
    Exame de qualificação de mestrado
  • 2024
    Pedro Henrique Madeira
    Transistores SOI FinFETs: da caracterização elétrica ao circuito amplificador de 2 estágios · Engenharia Eletrônica e de Telecomunicações · Universidade Estadual Paulista Júlio de Mesquita FilhoBanca: Paula Ghedini Der Agopian, Vanessa Cristina Pereira da Silva Venuto
    Graduação

Participação em eventos

12 registros
12 de 12 participações
Por página
  • 2023
    Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications
    2023 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EuroSOIULIS) · Apresentação oral · Participante · Tarragona
  • 2021
    High Temperature Influence on the Trade-off between gm/I D</sub> and f T</sub> of nanosheet NMOS Transistors with Different Metal Gate Stack
    2021 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EuroSOIULIS) · Apresentação Oral · Participante · Caen
  • 2021
    Experimental Analysis of Trade-Off Between Transistor Efficiency and Unit Gain Frequency of Nanosheet NMOS Transistors.
    2021 35th Symposium on Microelectronics Technology and Devices (SBMicro) · Apresentação Oral · Participante · Campinas
  • 2020
    Temperature influence on analog figures-of-merit of nanosheet nMOSFET devices for sub-7nm technology node
    2020 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOIULIS) · Apresentação oral · Participante · Caen
  • 2019
    A Negative-Bias-Temperature-Instability Study on Omega-Gate Silicon Nanowire SOI pMOSFETs
    2019 34th Symposium on Microelectronics Technology and Devices (SBMicro) · Apresentação oral · Participante · São Paulo
  • 2018
    Interface Charges Influence on the Subthershold Region from Triple Gate SOI FinFET to &#937;-Gate Nanowire Devices
    Chip in the Pampa - 33rd Symposium on Microelectronics Technology and Devices - Sbmicro 2018 · Apresentação oral · Participante · Bento Gonçalves
  • 2017
    Silicon Thickness and Ground Plane Influence on Threshold Voltage and Subthreshold Swing of UTBOX and UTBB SOI nMOSFETs
    Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology · Poster / Painel · Participante · São Paulo
  • 2017
    Subthreshold Region Analysis for UTBOX and UTBB SOI nMOSFETs with Different Channel Lengths and Silicon Thickness
    Chip on the Sands - 32nd Symposium on Microelectronics Technology and Devices - SBmicro 2017 · Apresentação Oral · Participante · Fortaleza - CE
  • 2016
    Experimental study of underlap UTBB SOI transistors down to 50 nm channel length
    Chip on the mountain -SForum 2016 ? 16th Microelectronics Students Forum · Poster / Painel · Participante · Belo Horizonte
    Divulgação científica
  • 2015
    Estudo de transistores UTBB com diferentes comprimentos de canal
    17º Simpósio de Iniciação Científica e Tecnológica · Poster / Painel · Participante · São Paulo
  • 2015
    Determinação experimental da pressão atmosférica em função da altitude
    17º Simpósio de Iniciação Científica e Tecnológica · Poster / Painel · Participante · São Paulo
  • 2014
    Metrologia para calibração de medidores de pré-vácuo
    16º Simpósio de Iniciação Científica e Tecnológica · Poster / Painel · Participante · São

Formação complementar

02 registros

Coautorias

07 coautores

Na imprensa

beta

Versão beta: esta seção é experimental e pode ser alterada ou removida a qualquer momento, e os dados podem estar incompletos ou incorretos.

As notícias são ligadas ao docente automaticamente, pelas etiquetas do Jornal ou pelo nome no texto (o nome abreviado só conta quando vem depois de um título como “professora”). Homônimos ficam de fora; ainda pode haver falsos positivos e omissões.