Bruno Cavalcante de Souza Sanches.

Objetivo: Atualizar os alunos em relação aos requisitos e conceitos práticos para o projeto de circuitos integrados, frontend e backend, baseado em ferramentas EDA.Justificativa: Após a grande demanda gerada no período da pandemia, existe uma considerável escassez de especialistas em projeto de circuitos integrados em nível nacional e mundial.O MCTI está financiando um novo programa de formação de projetistas de CIs denominado CI Inovador e prevê o treinamento de pessoal em são paulo para a área de sistemas digitais nas dependências da escola politécnica da USP liderado pelo LSI-Tec. Estas iniciativas geram uma demanda de conhecimentos teóricos os quais são especialidades de diversos professores do PSI da área de concentração de microeletrônica do PPGEE da EPUSP.

O projeto proposto visa projetar um novo ASIC para amplificar e modelar sinais analógicos MPGD de 64 canais paralelos, digitalizar esses sinais com taxas de amostragem entre 5 a 50 MS/s, e processar esses dados com um processador de sinal digital (DSP) integrado de 64 núcleos, a fim de facilitar sua gestão pelo sistema DAQ. Comparado às gerações anteriores de chips de leitura, o objetivo deste projeto é desenvolver um ASIC versátil, adequado para várias aplicações de MPGDs e outros tipos de detectores.
Várias gerações de ASICs de leitura para MPGD e outros detectores foram desenvolvidas no passado, na Universidade de São Paulo, no IRFU e em outros lugares. A maioria desses ASICs tinha características de alguma forma adaptadas a usos particulares, como o ASIC SAMPA desenvolvido na USP para a leitura das câmaras TPC e de múons do ALICE, ou o ASIC DREAM desenvolvido no IRFU para grandes rastreadores no Jefferson Lab. Além disso, vários ASICs não incluem nenhum dispositivo de digitalização interna que tenha que ser adicionado como circuito complementar nas placas eletrônicas. Apenas alguns ASICs, como SAMPA ou VMM, são equipados com ADCs.
Este projeto visa desenvolver um ASIC com um campo de aplicação mais amplo. Mesmo que a maioria dos ASICs modernos integre alguns parâmetros programáveis, como ganho e tempo de pico, por exemplo, a maioria deles é direcionada a um campo de aplicação e tipos de detectores bastante fechados. A abordagem é avançar a versatilidade da arquitetura para otimizá-la para mais detectores. Isso no final poderia simplificar drasticamente o projeto em nível de sistema, mas também poderia levar a economias substanciais.
Ao usar tecnologia moderna com protocolos de programação padrão, é possível ajustar cada vez mais os parâmetros analógicos. Para aumentar a generalidade, queremos aumentar a faixa dinâmica dos dos parâmetros padrão, mas também propor novos circuitos. Assim, o tempo de pico, o ganho, mas também o tamanho do pré-amplificador de carga podem ser adaptados ao tipo particular de detector. O tempo de queda do pré-amplificador também pode ser ajustado para lidar com taxas de contagem muito altas e sistemas anti-saturação também podem ser integrados para evitar longos tempos de recuperação e crosstalks induzidos por saturação. Embora a frequência de amostragem prevista para o ADC seja de 50 MS/s, um modo de intercalação, acoplando dois ADCs a um canal, estará disponível para atingir 100 MS/s quando uma amostragem mais rápida for necessária, mesmo que isso divida o número de canais por dois.
Pretende-se que o ASIC SALSA seja compatível com o esquema de leitura de fluxo continuo requerido pelos experimentos modernos de física de partículas e que também funcione em sistemas DAQ acionados classicamente, aceitando sinais externos para iniciar a leitura de evento por evento.

A eletrônica dos frontends dos experimentos de física de partículas modernos requer sinais de relógio muito precisos para diferentes elementos na cadeia de leitura. Sistemas de distribuição de relógio, conversores analógicos e digitais, links seriais gigabit são exemplos dos componentes que requerem sinais de relógio com jitter muito baixo. O projeto proposto tem como objetivo desenvolver um novo conjunto de Propriedades Intelectuais (IP) de Phase-Locked Loop (PLL) tolerante a radiação para geração de sinais de relógio com jitter inferior a uma dezena de pico segundos. Este bloco será desenvolvido na moderna tecnologia TSMC 65 nm, para permitir sua integração em futuros ASICs de leitura que são considerados para o projeto EIC (Electron-Ion Collider). O PLL também pode ser a base de um ASIC autônomo de fan-out de relógio com baixo consumo de energia e capacidades de ajuste de fase, que podem ser necessários para aplicações específicas de frontend do EIC. O projeto abrangerá a simulação e o design do bloco IP, bem como sua prototipagem e validação em silício.

Este SAMPA ASIC alternativo, foi desenvolvido em cooperação com o instituto americano BNL (Brookhaven National Laboratory), USA. O grupo interessado é conhecido como sPHENIX o qual está desenvolvendo um detector de partículas para o colisionador Relativistic Heavy Ion Collider (RHIC) do mesmo laboratório. A principal alteração será no front-end para gerar, a partir de pulsos de carga na entrada, um sinal com forma de onda semi gaussiana cujo peaking time são de 80 ns ou 160 ns e sensitivity (ganho) de 20 mV/fC ou 30 mV/fC na saída. Adicionalmente, este novo SAMPA irá operar com uma taxa mais alta de conversão dos sinais analógicos para digitais. A taxa especificada para o SAMPA a ser usado pelo CERN foi de 10MS/s e para está nova versão é de 20MS/s que requereu um reprojeto de parte do ADC.

Este projeto propõe atividades de P&D em bioengenharia, onde se pretende desenvolver um sistema para diagnosticar câncer de mama. Este tipo de câncer tem levado a morte muitas mulheres em nível mundial e no Brasil mais de 8 mil por ano. Assim, um mamógrafo de baixo custo baseado em técnicas de geração de imagens médicas usando microondas (microwave imaging: MI), para a detecção precoce de câncer de mama está em desenvolvimento. A proposta vem de encontro do fato que hoje existe um número limitado de equipamentos no Brasil, e para detectar o câncer de mama também não se há um número suficiente de profissionais capacitados na manipulação destes equipamentos, pois envolve equipamentos de raio-x. Assim, será projetado e testado um transceptor (transmissor e receptor) integrado em tecnologia CMOS para microondas aplicado em MI, incluindo o desenvolvimento e teste de um arranjo de antenas UWB (ultrawide band) otimizadas para esta aplicação. O projeto do mamógrafo considera também o desenvolvimento do software que irá transformar os dados adquiridos do receptor, em imagens que serão usadas pelos médicos

ALICE (A Large Ion Collider Experiment) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento está em curso. Entre as atualizações planejadas para os próximos anos de funcionamento do experimento ALICE, está a melhoria na resolução e eficiência do rastreamento de partículas produzidas em colisões entre íons pesados, Para se alcançar esse objetivo, entre outras ações, é preciso atualizar a eletrônica de leitura dos sinais de diversos detetores do experimento ALICE como o Time Projection Chamber (TPC) e os Muon Tracking Chambers (MCH). O detector TPC é o principal dispositivo do experimento ALICE para o rastreamento e identificação de partículas carregadas, enquanto o MCH permite a medida de múons próxima à direção do feixe. A principal modificação a ser feita na eletrônica desses detectores consiste no desenvolvimento de um novo ASIC (Application Specific Integrated Circuit) que será instalado na eletrônica de front-end com o objetivo de amplificar, converter e filtrar o sinal digital gerado por esses detetores. Neste projeto, propõem-se a realização sob completa responsabilidade dos grupos brasileiros do design, simulação, prototipagem, teste experimental, validação e fabricação desse novo ASIC que funcionará nas novas condições impostas pelo LHC, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos à radiação. O projeto tem apoio da FAPESP, com vigência de 11/2015 a 10/2019.

ALICE (A Large Ion Collider Experiment ) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Dentro das atualizações planejadas para os próximos anos do experimento ALICE, está melhorar a resolução e eficiência de rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior da atual. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar os detectores Time Projection Chamber (TPC), modificando a eletrônica de leitura de eventos. O detector TPC é o dispositivo principal do experimento ALICE para o rastreamento e identificação de partículas carregadas. Para que o TPC alcance a taxa de leitura de eventos requerida é necessária a migração de MWPC (Multi Wire Proporcional Chamber) para GEM (Gas Electron Multiplier). A eletrônica atual utilizada no TPC não é adequada para esta migração devido a dois motivos. Primeiro, o circuito integrado de pré-amplificação (PASA) dos sinais do detector não suportam sinais com polaridade negativa, o qual não comporta sinais gerados por detectores GEM. A segunda limitação é relativa ao esquema de leitura dos dados. O circuito integrado de conversão analógico?digital e de processamento digital não suporta leituras continuas: a amostragem dos sinais do TPC e o armazenamento em memória dos dados não podem acontecer simultaneamente. Além disso, estes circuitos integrados apresentam um alto consumo de potência (considerando o elevado número de canais necessários) e não podem operar em ambientes submetidos à radiação, limitando seu uso em outras aplicações em experimentos de física de altas energias (HEP - High Energy Physics) ou aeroespaciais. Esta proposta inclui o projeto, simulação, fabricação, teste experimental e validação de um ASIC protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do TPC, que suporte polaridades negativas de tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos a radiação.